1. 首頁 > 科技 > >

臺積電|集微咨詢：扇出型封裝正在變得無處不在

it芯片三星臺積電芯片半導體

臺積電|集微咨詢：扇出型封裝正在變得無處不在

文章圖片

臺積電|集微咨詢：扇出型封裝正在變得無處不在

文章圖片

臺積電|集微咨詢：扇出型封裝正在變得無處不在

集微咨詢（JW insights）認為：
- 扇出型封裝因為能夠提供具有更高I/O密度的更大芯片 ， 大幅減少系統的尺寸 ， 正成為應對異構集成挑戰的不二之選；
- 當FOPLP技術進一步成熟 ， 有越來越多類型的廠商參與進來的時候 ， 扇出型封裝可能迎來全面的爆發 。
由于摩爾定律在7nm以下已經難以維持以前的速度 ， 后端封裝工藝對于滿足對低延遲、更高帶寬和具有成本效益的半導體芯片的需求變得越來越重要 。 而扇出型封裝因為能夠提供具有更高I/O密度的更大芯片 ， 大幅減少系統的尺寸 ， 正成為應對異構集成挑戰的不二之選 。
扇出型封裝的興起
扇出（Fan-Out）的概念是相對于扇入（Fan-In）而言的 ， 兩者都遵循類似的工藝流程 。 當芯片被加工切割完畢之后 ， 會放置在基于環氧樹脂模制化合物的晶圓上 ， 這被稱為重構晶圓 。 然后在模制化合物上形成再分布層（RDL） 。 RDL是金屬銅連接走線 ， 將封裝各個部分進行電氣連接 。 最后 ， 重構晶圓上的單個封裝就會被切割 。
兩者最大的差異就來自于RDL布線 。 在扇入型封裝中 ， RDL向內布線 ， 而在扇出型封裝中 ， RDL既可向內又可向外布線 。 其結果就是 ， 扇入型封裝最大只能容許約200個I/O ， 而扇出型封裝可以實現更多的I/O 。
【臺積電|集微咨詢：扇出型封裝正在變得無處不在】
圖 扇出型封裝和扇入型封裝
最早的扇出型封裝是英飛凌在2004年提出的 ， 被稱為扇出型晶圓級封裝（Fan-Out Wafer Level Packaging FOWLP） ， 在2009年開始進行商業化量產 。 但是 ， FOWLP只被應用在手機基帶芯片上 ， 很快就達到了市場飽和 。 直到2016年 ， 臺積電在FOWLP基礎上開發了集成扇出型（Integrated Fan-Out InFO）封裝 ， 用于蘋果iPhone 7系列手機的A10應用處理器 。 兩者的強強聯手終于將扇出型封裝帶向了新高度 。

圖 2020-2026年扇出型封裝市場發展預期（圖源：Yole）
如今的扇出型封裝正處在高速增長期中 。 根據Yole最新的報告 ， 扇出型封裝市場正經歷強勢增長 ， 2020-2026年間的整體CAGR將達15.1% ， 市場規模在2026年底將增至34.25 億美元 。 其中 ， 移動與消費領域為16.13億美元 ， 電信與基礎設施領域為15.97億美元 ， 汽車與出行領域為2.16億美元 。
花開兩支
扇出型封裝有兩大技術分支：晶圓級扇出型(Fan-out Wafer Level Packaging FOWLP)和板級扇出型技術(Fan-out Panel Level Packaging FOPLP) 。
FOPLP技術的雛形是埋入基板式的封裝 ， 將一些無源器件或功率器件埋入在基板里面進行RDL互連 ， 形成一個小型化的解決方案 。 相比FOWLP ， FOPLP的封裝尺寸更大 ， 成本更低 ， 很快就成為封裝領域的研發熱點 。 FOWLP擅長于CPU、GPU、FPGA等大型芯片 ， FOPLP則以APE、PMIC、功率器件等為主 。
FOPLP采用了如24×18英寸（610×457mm）的PCB載板 ， 其面積大約是300 mm硅晶圓的4倍 ， 因而可以簡單的視為在一次制程下 ， 就可以量產出4倍于300mm硅晶圓的先進封裝產品 。

圖 FOWLP與FOPLP在尺寸上的差距
FOWLP的發展主要由臺積電將InFO提供給IOS生態所推動 ， 現在也有越來越多的頂級手機OEM廠商將采用HDFO（High-Density Fan Out：高密度扇出）設計 。 不過 ， FOWLP仍然是一項利基技術 ， 目前只有臺積電、三星、ASE等不多的參與者 。 因其競爭者扇入式WLCSP和FCCSP仍保有低成本、高可靠性等優勢 ， 核心FOWLP成長也不會特別快速 。

相關經驗推薦