1. 首頁 > 科技 > >

芯片|SYSMOORE：下一個 10 年，下一個 1, 000 倍的性能( 三 )

芯片it芯片半導體自動化新思科技



好消息是 ， 芯片設計工具帶來的生產力提升也在以對數規模增長 。 這意味著在 2020 年代 ， 你可以用一個人和一個工作站來設計芯片所做的事情是驚人的 。 如果 de Geus 和他的競爭對手的愿景成為現實 ， 那么在 2030 年代很可能會非常驚人 。

de Geus 說 ， 在上圖中 ， Fusion 模塊很重要 ， 它在 Synopsys 工具鏈中稱為 Fusion Compiler 的東西中實現 ， 這是下一步的基礎 ， 即 DSO 。 Fusion 將所有這些不同的工具整合在一起以共享數據 ， 因為設計人員可以優化芯片的功率、性能和面積——用術語來說是 PPA 。 這些不同的工具可以協同工作 ， 但它們也會相互競爭 ， 并且它們可以提供比以串行方式使用工具更優化的結果 。

1000 多個芯片設計的平均值 ， 范圍從 40 納米到 3 納米
借助 DSO ， 機器學習嵌入到 Fusion Compiler 的所有單個元素中 ， 模擬的輸出用于驅動機器學習訓練 ， 而機器學習訓練又用于驅動設計 。 我們設想這個的方式——de Geus 沒有這么說——是 Synopsys 工具設計芯片和檢查設計空間中的選項越多 ， 它就會越快了解哪些有效 ， 哪些無效 ， 并且它會更好向人類芯片設計師展示如何推動他們的設計 。

DSO 早期階段如何與 Synopsys 工具配合使用的示例
De Geus 強調了設計的重要部分 ， 包括先前設計的基線和新設計的目標 。 一組人員使用 Synopsys 工具解決了這個問題 ， 可以看到他們在功率和時間上都略微超過了客戶目標 。 但隨后 Synopsys 啟動了 Fusion Compiler 及其 DSO AI 擴展 。 只需使用 DSO 對 Fusion 的擴展 ， 就可以大大降低功耗并稍微向左一點 ， 然后一旦啟動 AI 訓練的算法 ， 功耗就會進一步降低 。 可以看到 DSO 和 DSO AI 仿真的“香蕉曲線” ， 它允許設計人員沿著這些曲線權衡芯片上的功率和時序 。

2021年設計的實際 CPU 的另一次設計運行
一個專家團隊花了幾個月的時間來平衡 CPU 設計中的功率泄漏與時序 。 Fusion Compiler 的 DSO 擴展將其向左和向下推了一點 ， 當打開該工具的 AI 訓練模型時 ， 一組新的漏電和時序選項被證明是可能的 。 與使用 Synopsys 工具的團隊相比 ， 一名工程師完成了 DSO 設計 ， 并且該一名工程師能夠獲得的設計功耗降低 9% 到 13% ， 漏電降低 30%——從 2 倍到 5 倍不等更快的設計完成時間 。
在將 AI 注入工具后 ， 此類進步的主題演講中還有更多示例 。 但事情就是這樣 ， de Geus 多次強調這一點 。 這些進步的累積性質不是相加的 ， 而是相乘的 。 它們將比許多不同設計向量可能暗示的改進百分比放大得多 。
“開發編寫 EDA 的計算機的手可以幫助開發下一臺編寫更好 EDA 的計算機 。 ”de Geus 在演講結束時解釋道 。 “那個圈子帶來了指數級的成就 。 所以我們經常說成功是我們努力的總和 。 不 ， 這不對 。 這是我們努力的產物 。 一個零 ， 我們都會下沉 。 偉大的合作 ， 我們都飛升了 。 ”

相關經驗推薦