1. 首頁 > 生活百科 > >

國產封測廠商競速Chiplet，能否突破芯片技術封鎖？

生活百科芯片


國產封測廠商競速Chiplet，能否突破芯片技術封鎖？

文章插圖

國產封測廠商競速Chiplet，能否突破芯片技術封鎖？

文章插圖

國產封測廠商競速Chiplet，能否突破芯片技術封鎖？

文章插圖


本報（chinatimes.net.cn）采訪人員陶煒 張智 南京報道
國產封測廠商正在Chiplet（小芯粒）技術方向上加速奔跑 。
1月5日，長電科技（600584.SH）在其公眾號上宣布，公司XDFOI?Chiplet高密度多維異構集成系列工藝已按計劃進入穩定量產階段，同步實現國際客戶4nm節點多芯片系統集成封裝產品出貨，最大封裝體面積約為1500mm2的系統級封裝 。而早在一年之前，另一家國產封測巨頭通富微電就已經在2021年年報中宣布 ， 公司已大規模生產Chiplet產品，7nm產品已大規模量產，5nm產品已完成研發即將量產 。
在摩爾定律已接近極致的當下，Chiplet技術由于可以有效的平衡芯片效能、成本以及良率之間的關系，近年來深受人們關注 。尤其是在國產芯片遭遇種種技術封鎖的背景下，人們對于國產芯片通過Chiplet技術繞開先進制程領域遭到的封鎖飽含期待 。
【國產封測廠商競速Chiplet，能否突破芯片技術封鎖？】不過 ， 采訪人員在采訪中了解到 ， 先進封裝并不能完全取代先進制程的作用 ， 但確實能夠在一定程度上突破封鎖 ?！跋啾萐oC ， 小芯粒具有以下特點：可以重復使用的IP，異構集成，高良率 。這些特點可以降低傳統封裝的成本，在某種條件下可以降低對先進制程的依賴程度，但依然對先進工藝有較高要求 ?！鄙疃瓤萍佳芯吭涸洪L張孝榮對《華夏時報》采訪人員表示 。
國產封測企業競速Chiplet
1月5日 ， 長電科技宣布，公司XDFOI? Chiplet高密度多維異構集成系列工藝已按計劃進入穩定量產階段，同步實現國際客戶4nm節點多芯片系統集成封裝產品出貨 ， 最大封裝體面積約為1500mm2的系統級封裝 。
所謂Chiplet ， 通常被翻譯為“粒芯”或“小芯片” ， 單從字面意義上可以理解為“粒度更小的芯片” 。它是一種在先進制程下提升芯片的集成度 ， 在不改變制程的前提下提升算力，并保證芯片制造良品率的一種手段 。在當下，Chiplet技術被認為是在摩爾定律接近極致的情況下繼續提高芯片性能的希望所在 。
傳統的系統級單芯片（SoC）將多個負責不同類型計算任務的計算單元，通過光刻的形式制作到同一塊晶圓上 。隨著先進工藝節點不斷演進，單顆芯片上可容納的晶體管數量及單位面積性能不斷提升 。以 80mm面積的芯片裸片為例，在16nm工藝節點下，單顆裸片可容納的晶體管數量為21.12 億個；在7nm工藝節點下，該晶體管數量可增長到69.68億個 。然而隨著半導體工藝的進步，在同等面積大小的區域里，擠進越來越多的硅電路，漏電流增加、散熱問題大、時鐘頻率增長減慢等問題難以解決，芯片設計的難度和復雜度也在進一步增加 。隨著半導體工藝節點越來越接近物理極限 ， 每一代半導體工藝節點提升對于芯片性能帶來的收益也越來越小 。
而Chiplet技術，在封裝系統里面不再使用少量的大芯片做集成，而是改用數量更多但是尺寸更小的芯片粒（Chiplet）作為基本單位 。其實現原理如同搭積木一樣，把一些預先在工藝線上生產好的實現特定功能的芯片裸片，再將這些模塊化的小芯片（裸片）互連起來，通 過先進的集成技術（如3D集成等）集成封裝在一起，從而形成一個異構集成系統芯片 。
“Chiplet 封裝帶來的是對傳統片上系統集成模式的革新 ， 主要表現在：1，良率提升：降低單片晶圓集成工藝良率風險 ， 達到成本可控，有設計彈性 ， 可實現芯片定制化；2，Chiplet將大尺寸的多核心的設計 ， 分散到較小的小芯片，更能滿足現今高效能運算處理器的需求；3，彈性的設計方式不僅提升靈活性，且可實現包括模塊組裝、芯片網絡、異構系統與元件集成四個方面的功能，從而進一步降低成本（例如某些對于邏輯性能需求不高的模組可以使用成熟工藝）并提升性能 ?！遍L江證券分析師楊洋指出，基于小芯片的面積優勢，Chiplet 可以大幅提高大型芯片的良率 。目前在高性能計算、AI等方面的巨大運算需求，推動了邏輯芯片內的運算核心數量快速上升，與此同時，配套的SRAM容量、I/O數量也在大幅提升，使得整個芯片不僅晶體管數量暴漲，芯片的面積也不斷增大 。通過Chiplet設計將大芯片分成更小的芯片可以有效改善良率，同時也能夠降低因為不良率而導致的成本增加，多芯片集成在越先進工藝下（如5nm）越具有顯著的優勢 ， 因為在800mm面積的單片系統中，硅片缺陷導致的額外成本占總制造成本的50%以上 。

相關經驗推薦