1. 首頁 > 科技 > >

USB|華為最新專利曝光：性能加倍之下或將成為芯片突破口

USB

USB|華為最新專利曝光：性能加倍之下或將成為芯片突破口

文章圖片

USB|華為最新專利曝光：性能加倍之下或將成為芯片突破口

文章圖片

USB|華為最新專利曝光：性能加倍之下或將成為芯片突破口


華為
“4月5日華為申請的一種芯片堆疊封裝及終端設備的專利獲得了通過 ， 這也讓人再次對麒麟芯片的發展產生了聯想” 。

華為芯片堆疊相關專利
在麒麟芯片受到限制而導致供貨不足之后 ， 華為智能手機在全球市場上的份額也隨之一落千丈 ， 從2020年第二季度全球第一的19.6%下滑到如今的不足3% ， 由此也讓人愈發重視芯片行業的地位 。
但是受制于缺少EUV光刻機以及產業鏈 ， 華為在芯片領域的探索同樣舉步維艱 ， 在遭到封鎖3年之后國內最先進的中芯國際依然受困于14nm制程 ， 短時間內看不到突破至5nm的希望 。
在芯片制程難以取得突破的現在 ， 選擇芯片堆疊也是一條確實可行的道路 。 其實不只是華為 ， 臺積電也在芯片堆疊上投入了不小的研發精力 ， 在4nm以下制程的突破難度越來越大的前提下 ， 通過3D WoW硅晶圓堆疊技術臺積電可以通過將兩片4nm芯片堆疊從而提高晶體管密度 ， 最終實現4nm+4nm>3nm也是一條可行的方案 。

麒麟芯片
這條道路對華為同樣適用 ， 通過將14nm芯片進行堆疊 ， 進而取得14nm+14nm>7nm的效果 ， 在芯片制程受阻的現在也確實是一條可行的道路 。
但是選擇這種芯片堆疊方案同樣也存在風險 ， 雖然通過設計邏輯和封裝工藝通過增加晶體管密度 ， 間接實現了低端制程向高端制程的邁進 ， 但是這種方案也留下了三個隱患 。 首先一個是散熱 ， 這種將14nm堆疊成7nm的工藝簡單理解就是用2塊14nm堆疊在一起來達到7nm的晶體管密度 ， 伴隨著密度的增加發熱量自然而然就接近14nm的兩倍 。 這個問題必須通過更優秀的設計以及3D封裝來規避 。

華為海思?
其次則是功耗 ， 通過堆疊低端制程來實現高端制程必然會帶來功耗的顯著上升 ， 對于手機這一本來散熱就有限的設備來說 ， 功耗的增加也是一個難以忽視的問題 。
最后則是成本的問題 ， 這種通過堆疊多個14nm芯片進而曲線實現7nm性能的方法不但意味著芯片成本的顯著上升 ， 同時對于IC設計、封裝也有更高的要求 ， 最終導致的結果可能就是堆疊版本的麒麟芯片成本并不亞于普通的7nm芯片甚至更高 。

【USB|華為最新專利曝光：性能加倍之下或將成為芯片突破口】華為麒麟芯片
這雖然是一條艱難的道路 ， 但同樣也是一條充滿希望的道路 。 正像魯迅先生說過的那樣“其實地上本沒有路 ， 走的人多了 ， 也便成了路” 。 華為未必不能通過這種方法走出一條屬于自己的道路 ， 等到芯片也限制不了的時候 ， 那也將是華為重新騰飛的起點 。
如果華為推出堆疊版本的麒麟芯片 ， 大家會選擇購買嗎？歡迎留言討論 。
本文由大魚號區塊科技首發 ， 未經授權請勿轉載

    相關經驗推薦