1. 首頁 > 科技 > >

芯片|電子工程師會犯的29個常見錯誤！( 三 )

it芯片cpu芯片軟件存儲器


正 解：對于搬磚頭來說 ， 兩個人應該比一個人的效率高一倍；對于作畫來說 ， 多一個人只能幫倒忙 。 使用幾個CPU需對業務有較多的了解后才能確定 ， 也就說要盡量減少兩個CPU間協調的代價 ， 使1+1盡可能接近2 ， 千萬別小于1 。

低功耗設計

常見錯誤17：這些總線信號都用電阻拉一下 ， 感覺放心些 。

正 解：信號需要上下拉的原因很多 ， 但也不是個個都要拉 。 上下拉電阻拉一個單純的輸入信號 ， 電流也就幾十微安以下 ， 但拉一個被驅動了的信號 ， 其電流將達毫安級 ， 現在的系統常常是地址數據各32位 ， 可能還有244/245隔離后的總線及其它信號 ， 都上拉的話 ， 幾瓦的功耗就耗在這些電阻上了（不要用8毛錢一度電的觀念來對待這幾瓦的功耗 ， 原因往下看） 。
常見錯誤18：我們這系統是220V供電 ， 就不用在乎功耗問題了 。
正 解：低功耗設計并不僅僅是為了省電 ， 更多的好處在于降低了電源模塊及散熱系統的成本、由于電流的減小也減少了電磁輻射和熱噪聲的干擾 。 隨著設備溫度的降低 ， 器件壽命則相應延長（半導體器件的工作溫度每提高10度 ， 壽命則縮短一半） 。 功耗問題隨時都要考慮到 。
常見錯誤19：這些小芯片的功耗都很低 ， 不用考慮 。
正 解：對于內部不太復雜的芯片功耗是很難確定的 ， 它主要由引腳上的電流確定 ， 一個ABT16244 ， 沒有負載的話耗電大概不到1毫安 ， 但它的指標是每個腳可驅動60毫安的負載（如匹配幾十歐姆的電阻） ， 即滿負荷的功耗最大可達60*16=960mA ， 當然只是電源電流這么大 ， 熱量都落到負載身上了 。
常見錯誤20：CPU和FPGA的這些不用的I/O口怎么處理呢？可以讓它空著 ， 以后再說 。
正 解：不用的I/O口如果懸空的話 ， 受外界的一點點干擾就可能成為反復振蕩的輸入信號了 ， 而MOS器件的功耗基本取決于門電路的翻轉次數 。 如果把它上拉的話 ， 每個引腳也會有微安級的電流 ， 所以最好的辦法是設成輸出（當然外面不能接其它有驅動的信號） 。
常見錯誤21：這款FPGA還剩這么多門用不完 ， 可盡情發揮吧 。
正 解：FGPA的功耗與被使用的觸發器數量及其翻轉次數成正比 ， 所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍 。 盡量減少高速翻轉的觸發器數量是降低FPGA功耗的根本方法 。
常見錯誤22：存儲器有這么多控制信號 ， 我這塊板子只需要用OE和WE信號就可以了 ， 片選就接地吧 ， 這樣讀操作時數據出來得快多了 。
正 解：大部分存儲器的功耗在片選有效時（不論OE和WE如何）將比片選無效時大100倍以上 ， 所以應盡可能使用CS來控制芯片 ， 并且在滿足其它要求的情況下盡可能縮短片選脈沖的寬度 。
常見錯誤23：降低功耗都是硬件人員的事 ， 與軟件沒關系 。
正 解：硬件只是搭個舞臺 ， 唱戲的卻是軟件 ， 總線上幾乎每一個芯片的訪問、每一個信號的翻轉差不多都由軟件控制的 ， 如果軟件能減少外存的訪問次數（多使用寄存 器變量、多使用內部CACHE等）、及時響應中斷（中斷往往是低電平有效并帶有上拉電阻）及其它爭對具體單板的特定措施都將對降低功耗作出很大的獻 。 要想板子轉得好 ， 硬件軟件必須兩手抓！
常見錯誤24：這些信號怎么都有過沖啊？只要匹配得好 ， 就可以消除了 。
正 解：除了少數特定信號外（如100BASE-T、CML） ， 都是有過沖的 ， 只要不是很大 ， 并不一定都需要匹配 ， 即使匹配也并非要匹配得最好 。 象TTL的輸出阻抗不到50歐姆 ， 有的甚至20歐姆 ， 如果也用這么大的匹配電阻的話 ， 那電流就非常大了 ， 功耗是無法接受的 ， 另外信號幅度也將小得不能用 ， 再說一般信號在輸出高電平和輸出低電平時的輸出阻抗并不相同 ， 也辦法做到完全匹配 。 所以 ， TTL、LVDS、422等信號的匹配只要做到過沖可以接受即可 。

相關經驗推薦